Acheter une station de retouche BGA

Acheter une station de retouche BGA 

1.Application de la station de retouche optique automatique BGA 

Fonctionne avec toutes sortes de cartes mères ou PCBA.

Souder, reballer, dessouder différents types de puces : BGA,PGA,POP,BQFP,QFN,SOT223,PLCC,TQFP,TDFN,TSOP,

PBGA, CPGA, puce LED.

2. Caractéristiques du produitOptique automatiqueStation de reprise BGA 

3.Spécification deOptique automatiqueStation de reprise BGA 

4.Détails deOptique automatiqueStation de reprise BGA 

5.Pourquoi choisir notreOptique automatiqueStation de reprise BGA? 

6.Certificat deOptique automatiqueStation de reprise BGA 

Certificats UL, E-MARK, CCC, FCC, CE ROHS. Parallèlement, pour améliorer et perfectionner le système qualité,

Dinghua a passé la certification d'audit sur site ISO, GMP, FCCA, C-TPAT.

7. Emballage et expédition deAutomatiqueStation de reprise BGA 

8. Expédition pourOptique automatiqueMachine de reballage BGA

DHL/TNT/FEDEX. Si vous souhaitez d'autres conditions d'expédition, veuillez nous le dire. Nous vous soutiendrons.

9. Conditions de paiement

Virement bancaire, Western Union, carte de crédit.

Veuillez nous dire si vous avez besoin d'une autre assistance.

10. Comment fonctionne la machine de reballage automatique BGA IC DH-A2 ?

11. Connaissances connexes

À propos de la puce flash

Dynamique de l’offre

Récemment, LSI, le nouveau propriétaire de la société de puces de SandForce, a déclaré qu'il développait un nouveau firmware pour le SSD maître SF.

en Ultrabook. La fonction principale est de réduire la consommation d'énergie du SSD et également d'améliorer les performances du

SSD et accélérez le démarrage. vitesse.

paramètre

Alimentation 3. 3 V ;

Le réseau de cellules de mémoire interne de la puce est de (256 M + 8,192 M) bits × 8 bits, et le registre de données et la mémoire tampon sont tous deux

(2k + 64) bits × 8 bits ;

Port E/S avec multiplexage instructions/adresses/données ;

Les commandes de programme et d'effacement peuvent être suspendues pendant la conversion de puissance ;

Grâce à la technologie fiable de porte mobile CMOS, la puce peut atteindre un cycle de programme/effacement maximum de 100 Ko, ce qui

garantit le stockage des données pendant 10 ans sans perte.

Statut de travail

I/O0~I/O7 : port d'entrée et de sortie de données, le port d'E/S est souvent utilisé pour la saisie d'instructions et d'adresses et l'entrée/sortie de données,

où se trouvent les données

Entrez pendant le processus de lecture. Lorsque la puce n'est pas sélectionnée ou ne peut pas être sortie, le port e/s est dans un état à haute impédance.

CLE : Le verrou d'instruction est utilisé pour activer l'instruction sur le chemin du registre d'instructions et verrouiller l'instruction sur le

Le front montant de WE et CLE est élevé.

ALE : Verrouillage d'adresse, utilisé pour activer le chemin de l'adresse vers le registre d'adresses interne, et l'adresse est verrouillée sur le

Le front montant de WE et ALE est élevé.

CE : Chip Selector, utilisé pour contrôler la sélection des appareils. Lorsque l'appareil est occupé, CE est élevé et ignoré, et l'appareil ne peut pas revenir

à l'état de veille.

RE : Activation de lecture, utilisée pour contrôler la sortie continue des données et envoyer les données au bus E/S. Les données de sortie sont valables uniquement sur

le front descendant du RE, et il peut également accumuler des adresses de données internes.

WE : Le terminal d'activation d'écriture est utilisé pour contrôler l'écriture des instructions du port E/S. En même temps, la commande, l'adresse

et les données peuvent être verrouillées sur le front montant de l'impulsion WE via ce port.

WP : Protecteur d'écriture, qui peut être protégé en écriture lors de la conversion de puissance via le terminal WP. Lorsque WP est faible, son niveau interne

le générateur de haut niveau sera réinitialisé.

R/B : sortie Prêt/Occupé, la sortie de R/B peut afficher l'état de fonctionnement de l'appareil. Lorsque R/B est faible, cela indique qu'un programme,

une opération d’effacement ou de lecture aléatoire est en cours. Une fois l'opération terminée, R/B reviendra automatiquement au niveau élevé. Depuis le

Le terminal est une sortie à drain ouvert, il ne sera pas dans un état de haute impédance même lorsque la puce n'est pas sélectionnée ou que la sortie est désactivée.

PRE : opération de lecture à la mise sous tension, utilisée pour contrôler l'opération de lecture automatique lorsque l'appareil est sous tension, et le terminal PRE peut être connecté

À VCC pour réaliser l'opération de lecture automatique à la mise sous tension.

VCC : borne d'alimentation de la puce.

VSS : mise à la terre des puces.

NC : Suspendu.

Modification du statut de travail

Opération de lecture d'une page

L'état par défaut de la puce flash est l'état de lecture. L'opération de lecture consiste à démarrer l'instruction en écrivant l'adresse 00h dans le

registre d'instructions à travers 4 cycles d'adresse. Une fois l’instruction verrouillée, l’opération de lecture ne peut pas être écrite dans la page suivante.

Les données peuvent être sorties de manière aléatoire à partir d'une page en écrivant une instruction de sortie de données aléatoire. L'adresse des données peut trouver automatiquement

l'adresse suivante par des instructions de sortie aléatoires à partir de l'adresse de données à sortir. Les opérations de sortie de données aléatoires peuvent être utilisées plusieurs

fois.

Programmation sur 2 pages

La programmation de la puce flash se fait page par page, mais elle prend en charge la programmation de plusieurs pages partielles dans un cycle de programmation d'une seule page,

tandis que le nombre de pages consécutives d'une page partielle est de 2112. Le fonctionnement du programme peut être démarré en écrivant dans le programme de page

instruction d'accusé de réception (10h), mais des données continues doivent être saisies avant l'écriture de l'instruction (10h).

Chargement continu des données Après avoir écrit une instruction de saisie continue des données (80h), elle démarrera 4 cycles de saisie d'adresse et de chargement des données, mais

le mot est différent des données programmées, il n'est pas nécessaire de le charger. La puce prend en charge la saisie aléatoire de données dans la page et peut

changer automatiquement l'adresse en fonction de la commande de saisie de données aléatoires (85h). La saisie aléatoire de données peut également être utilisée plusieurs fois.

3 programmations de cache

La programmation du cache est un type de programmation de page qui peut être effectué par un registre de données 2112-octets et n'est valide que dans un seul bloc. Parce que

la puce flash dispose d'un tampon de page, elle peut effectuer une saisie continue des données lorsque le registre de données est programmé dans la cellule mémoire. Cache

la programmation ne peut commencer qu'après la fin d'un cycle de programmation incomplet et les registres de données sont transmis du cache. La programmation interne peut être jugée par la broche R/B. Si le système utilise uniquement R/B pour suivre la progression du programme, alors l'ordre de la dernière page

du programme cible doivent être organisés par les instructions de programmation de la page actuelle.

doublage 4 unités de rangement

Cet effet peut écraser rapidement et efficacement les données d'une page sans accéder à la mémoire externe. Depuis le temps passé en continu

l'accès et le rechargement sont raccourcis, la capacité d'exécution du système est améliorée. Surtout lorsqu'une partie du bloc est modernisée et que le

le reste du bloc doit être copié dans le nouveau bloc, ses avantages sont clairement affichés. Cette opération est une commande de lecture exécutée en continu,

mais ne nécessite pas un accès continu et une copie du programme à partir de l'adresse de destination. Une opération de lecture de l’adresse de la page d’origine

L'instruction « 35h » peut transférer la totalité des 2 112 octets de données vers le tampon de données interne. Lorsque la puce revient à l'état prêt, la copie de la page

l'instruction d'entrée de données avec la boucle d'adresse de destination est écrite. Le programme d'erreur dans cette opération est donné par l'état "réussite/échec". Cependant,

si l'opération prend trop de temps à s'exécuter, une erreur d'opération se produira en raison de la perte de données, ce qui entraînera une erreur externe "vérifier/corriger" la vérification de l'appareil

échec. Pour cette raison, l’opération doit être corrigée de deux erreurs.

Effacement de 5 blocs

L'opération d'effacement de la puce flash est effectuée par blocs. Le chargement de l'adresse de bloc commencera par une instruction d'effacement de bloc et se terminera en deux cycles. En fait, lorsque les lignes d'adresse A12 à A17 restent flottantes, seules les lignes d'adresse A18 à A28 sont disponibles. L'effacement peut être démarré en chargeant la commande de confirmation d'effacement et l'adresse de bloc. Cette opération doit être effectuée dans cet ordre pour éviter que le contenu de la mémoire ne soit affecté par du bruit externe et ne provoque une erreur d'effacement.

6 statut de lecture

Un registre d'état dans la puce flash confirme que les opérations de programme et d'effacement ont été effectuées avec succès. Après l'instruction d'écriture (70h) dans le registre d'instructions, le cycle de lecture transmet le contenu du registre d'état aux E/S sur le front descendant de CE ou RE. Le registre d'instructions restera dans l'état de lecture jusqu'à ce que la nouvelle instruction arrive, donc si le registre d'état est dans l'état de lecture pendant un cycle de lecture aléatoire, alors une instruction de lecture doit être donnée avant le début du cycle de lecture.